BVG Group
 
Имя:  
Пароль:    
 
 
• Регистрация
• Забыли пароль? 
  РУС     ENG   ia aeaaio? ea?oa naeoa iaienaou ienuii
BVG Group
(495) 772-45-95
127018, Москва, ул. Складочная, дом 1, стр. 15, офис 322
ICQ ICQ status 412880034 контакты


ВОССТАНОВЛЕНИЕ ДАННЫХ
ВОССТАНОВЛЕНИЕ ДАННЫХ  
 
оборудование
для диагностики
и ремонта
 

 
 
 
 
?iaaen oeoe?iaaiey
Яндекс.Метрика
 
 
 
check your pagerank

Тест на надежность Флэш-памяти 

Дуглас Шелдон
Лаборатория реактивного движения
Технологический институт Калифорнии
Пасадена, Калифорния

Michael Freie Semiconductor Solutions, Inc.
Искры, Невада
http://nepp.nasa.gov/
© 2008

Резюме
 

В ходе данного исследования были протестированы устройства флэш-памяти на 2 Гбита. Данное тестирование является частью программы по полной оценке надежности этих устройств на предмет их использования в миссиях НАСА. Оценка излучения флеш памяти на настоящий момент уже проводилась и была задокументирована [Irom].

Проведенное исследование ставило своей целью изучение надежности хранения данных в ячейках флэш-памяти в условиях, когда состояние соседней ячейки было изменено, посредством программирования или посредством чтения. Сбой в работе флеш-памяти означает, что исходное (и ожидаемое) состояние ячейки изменилось на противоположное состояние в результате программирования или чтения соседних ячеек. Такие сбои не являются критическими и, обычно, запрашивают дополнительные команды устройства для исправления ошибки.

Производители Flash подтверждают, что данные сбои могут происходить на их устройствах и пытаются предоставить пользователям руководство по их устранению. Данное тестирование флеш-памяти проводилось в целях повышения надежности миссий НАСА и ставило своей целью определение возможной степени отказов в тестируемых устройствах. Такое количественное понимание покажет степень надежности данных устройств и потребность в их закупках, а также определит сферу их оптимального применения .

Не было отмечено никаких специфических сбоев в ходе тестирования, сделанном для этого отчета. Однако, наблюдалось неустойчивое поведение в сбойных блоках флэш-памяти. Блоки, которые были первоначально идентифицированы производителем как плохие (сбойные), функционировали корректно во время использования устройства. Более того, эти блоки не проявляли признаков сбоя даже, когда устройство использовалось в течение долгого времени и подвергалось перепадам температуры.

Другие ячейки, отмеченные производителем как хорошие, начали сбоить по истечению некоторого времени или под воздействием температуры. Выявленная в ходе данного опыта интенсивность отказов оказалась в 100 раз выше, чем заявленная производителем. В настоящее время неизвестно, с чем связана такая высокая интенсивность отказов.

Выявление такой высокой степени отказов и расхождение в заявленных производителем плохих и хороших блоках означает то, что НАСА должно в индивидуальном порядке отбирать, характеризовать и квалифицировать любое из устройств флэш-памяти, которое должно быть использовано в космических аппаратах.

Введение
 

Технология энергонезависимой памяти, как определено NAND архитектурой флэш-памяти, привела к тому, что все производители интегральных схем вынуждены стремиться к уменьшению размеров выпускаемых ими устройств. В настоящее время 45-нанометровые технологии используются в коммерческом производстве устройств на 32 Гбита. Самые новейшие 32 Гбитные устройства ознаменовали собой новый этап в технологии производства ячеек памяти, использующей металлические логические элементы и высокий k диэлектрических материалов. Эти ячейки, названные TANOS, состоят из нитрида тантала, алюминиевой окиси, нитрида, окиси и кремния. Такие высокоплотные технологии памяти явились своего рода революционерами в коммерческой электронике с точки зрения новой высокоскоростной архитектуры данных и значительного сокращения энергопотребления.

Напротив, почти все научные межпланетные и вращающиеся вокруг земли космические корабли НАСА все еще используют энергонезависимые технологии середины 1980-ых годов с электрически стираемой постоянной памятью на 1 МБ (EEPROM). НАСА обычно избегало использования современных устройств флэш-памяти из-за излучения и качества, характерного для так называемых коробочных продуктов (программного обеспечения, предназначенного для неопределенного круга покупателей и поставляемого на условиях «как есть», со стандартными для всей покупателеми функциями). Благодаря своей компактности эти современные устройства флэш-памяти могли бы быть привлечены к миссиям НАСА, поэтому важно было продолжать их изучение. В этом отчете представлены результаты исследования, касающиеся определенных аспектов надежности NAND флеш устройств, особенно устойчивости к частой перезаписи. Выявление возможных недостатков технологии энергонезависимой памяти является целью этого отчета.

Анализ Технологии Флэш-памяти
 

Есть два основных типа NAND флеш технологии. Исторически, основная часть рынка приходилась на одноуровневую ячейку (SLC) NAND. Начиная с 2006 года доля многоуровневой ячейки (MLC) NAND на рынке стала увеличиваться и к концу года достигла почти 50% [Сooke]. С 2007 и дальше ожидается, что большая часть рынка будет принадлежать MLC NAND. Однако, SLC удержит большую часть рынка в сферах, требующих высокой производительности и высокой надежности. В данном отчете будут исследованы устройства с SLC.

С коммерческой точки зрения MLC NAND имеет тенденцию к широкому использованию в дешевых потребительских устройствах, включая медиа-проигрыватели, устройства MP3, медиа-карты и карты флэш-памяти с интерфейсом USB. Тем временем профессиональные продукты и твердотельные диски (SSD) требуют более высокую производительность и надежность флэш-памяти SLC NAND.

Рисунки 1 и 2 иллюстрируют сравнительные различия между MLC и SLC NAND флеш ячейками соответственно. SLC NAND хранит два двоичных состояния (либо двоичный 1 либо двоичный 0) в отдельной ячейке, тогда как MLC NANDможет сохранить четыре состояния: 00, 01, 10, и 11. В SLC заложен более значительный резерв, который приводит к большей устойчивости, надежности и износостойкости по сравнению с MLC.

Рисунок 1. Многоуровневые Ячейки Flash

Рисунок 2. Одноуровневые Ячейки Flash

Таблица 1 показывает различия между MLC и SLC.

Таблица 1. Различия между MLC и Flash SLC

Таблица 1 показывает значительное падение в 10 раз в характеристиках износостойкости MLC-базируемой флэш-памяти. Прохождение меньше, чем 10k циклов стирания/перепрограммирования представляет собой реальную угрозу для работоспособности MLC, что в свою очередь, не соответствует высоким требованиям качества, предъявляемым к устройствам, используемым в космических миссиях. Также наблюдалось четырехкратное увеличение количества ECC (Error Correcting Coding – исправление, коррекция ошибок – процедура восстановления информации после ее чтения из устройства хранения или канала связи), необходимых для использования MLС. Поскольку в космических миссиях используется строгая система протоколирования в реальном времени, то выше перечисленные факторы могут негативно сказаться на работе данной системы.

Рисунок 3 показывает простую схему NAND ячейки. Все ячейки соединяются последовательно. С одного конца – линия выбора бита, с другого конца - линия выбора источника. Ячейки напоминают логический NAND элемент. Данная схема не позволяет считать и запрограммировать каждую ячейку в отдельности. Ячейки, соединенные последовательно, должны быть считаны также последовательно.

Рисунок 3. Схема ячейки NAND

Линия выбора бита в разрезе показана на рисунке 4

Рисунок 4. Ячейки Flash на 2 Гбита

Полная архитектура флэш-памяти NAND представлена на рисунке 5. Можно заметить, что здесь страница создана на основе ячеек, подсоединенных к одной и той же линии выбора слова. Шестьдесят четыре (64) страницы составляют один блок. В этом примере 1024 блока.

Рисунок 5. Схематическая Архитектура Устройства NAND Flash

Функционирование NAND флэш-памяти
 

NAND флэш-память не имеет выделенных адресных шин. Она управляется с использованием косвенного интерфейса ввода-вывода. Команды и адреса отправляются через 8-разрядную шину к внутреннему регистру команд и адреса. Из-за такого косвенного интерфейса обычно невозможно "загрузиться" из NAND, без использования выделенного компьютера или контроллера. Преимущество косвенного интерфейса состоит в том, что не требуется изменения выводных контактов в устройствах с различной плотностью.

На рисунке 6 показана типичная 2 Гб SLC NAND архитектура со страницей 2К. Устройство такого типа было выбрано для подробного тестирования, рассматриваемого в данном отчете. Устройство состоит из 2 048 независимых блоков. Блок - самый маленький стираемый объект. Каждый блок содержит 64 страницы, которые состоят из 2112 байтов – 2 048 байтов данных и 64 байтов запасной области для ECC, а также других дополнительных служебных данных. Страница - самая маленькая программируемая единица. Устройство включает в себя сдвиговый регистр ввода-вывода, известный как регистр кэша, который используется для двойной буферизации. Данные двигаются через регистр кэша байт за байтом. Когда запрашивается операция чтения, массив доступен, и данные загружаются в кэш-регистр, а затем выдвигаются из него. Для операции программирования данные выдвигаются в регистры. Когда регистр заполнен, данные записываются в массив.

Рисунок 6. Архитектура NAND Flash на 2 Гбита

Режимы ошибок NAND Flash
 

Все устройства флэш-памяти NAND имеют определенный срок службы и изнашиваются при частом использовании. Каждый блок - независимая единица хранения, и может быть стерта и повторно запрограммирована, независимо от срока действия других блоков. Хорошие блоки могут быть стерты и перепрограммированы от 100 000 до 1 000 000 раз прежде, чем выйдут из строя.

Основной причиной износа обычно является остаточный заряд в окиси ячейки памяти. Этот заряд является причиной увеличения количества операций стирания до тех пор, пока внутренний таймер не превысит максимально допустимое значение. Это получило название эффекта сужения. Количество операций перепрограммирования, как может видеть пользователь, имеет тенденцию незначительно уменьшаться с увеличением числа полных циклов записи/стирания. Это означает, что срок службы устройства, как правило, не зависит от ошибок программирования. Ошибка при программировании (или программировании страницы) стала бы причиной намного более серьезного отказа устройства.

Рисунок 7 показывает поперечное сечение ячейки флэш-памяти, которая была запрограммирована и стерта. Верхняя левая ячейка запрограммирована, так как электроны накоплены на плавающем затворе. Верхняя правая ячейка стерта до состояния «1», поскольку избыточные электроны перемещены в подложку.

Рисунок 7.Условия записи/стирания для ячейки Flash

Нижняя левая ячейка показывает, что ресурс для записи/стирания исчерпан. Наконец, нижняя правая ячейка показывает возможное повреждение в окиси, что формирует пути утечки за счет остаточного заряда. Это повреждение ведет к сбою бита, страницы или целого блока.

Рисунок 8 показывает нормальное чтение флэш-памяти. Строка битов уже предварительно выбрана, и выбранный транзистор включен. Пороговые напряжения ниже величины смещения. Применение Vbias к выбранным страницам заставляет их включиться. Затем заряд ячейки размещается на линии выборки битов, и усилитель уровня (S/A) обнаруживает состояние напряжения и определяет значение ячейки ( “1” или "0").

Рисунок 8. Чтение состояния NAND Flash

Повреждения ячейки могут возникнуть, когда пороговое напряжение становится слишком высоким, и как следствие этого, напряжение смещения, необходимое для включения ячейки, никогда не достигается.

Ошибки
 

Сбои при программировании памяти подразумевают случайное перепрограммирование бита из состояния “1” в состояние “0” во время программирования страницы. Эта битовая ошибка может произойти либо на странице, которая программируется в данный момент, либо на какой-то другой странице в блоке. Возникновение в блоке напряжения смещения во время программирования страницы может послужить причиной того, что небольшое количество тока начнет перетекать в соседние ячейки памяти. Повторные попытки программирования части страницы будут только усугублять это состояние.

Известно, что циклы программирования/стирания флэш-памяти являются причиной ухудшения изоляционных свойств туннельной окиси. Это явление обычно называют стресс-индуцированные токи утечки (SILC). Нарушения во время чтения могут быть связаны с состояниями SILC [Ян(Янг)].

При состоянии SILC нарушения во время чтения могут затрагивать ячейки при адресации линии выборки слова. Это приводит к прохождению электронов через туннельную окись в плавающем затворе стертых ячеек во время операции чтения. Нарушения во время чтения, могут также присутствовать во флэш-памяти вследствие низкого качества туннельной окиси [Tanduo].

Ошибки в NAND возникают при программировании, чтении и вследствие низкой износостойкости. Данные ошибки хорошо понимаются и легко решаются. Использование минимального ECC, установленного для надежных систем, является обязательным. Использование схем с более устойчивой ECC обеспечит дополнительную системную надежность. В некоторых случаях операции программирования и чтения могут быть причиной перемещения электронов от одной ячейки к другой в пределах блока.

Чтобы сократить количество нарушений во время программирования, рекомендуется последовательное программирование страниц в блоке. Очень важно минимизировать операции программирования части страницы в SLC устройствах, а в MLC необходимо ограничить программирование страницы одной операцией.

Нарушения во время чтения могут быть сокращены за счет лишних операций чтения. Эмпирическое правило - не больше, чем 1 миллион циклов чтения (на блок) для SLC, и максимум 100 000 циклов чтения для MLC. Если это возможно, данные должны быть считаны одновременно из страниц в пределах одного блока. Если необходимо превысить количество циклов, установленных "эмпирическим правилом", то данные должны быть перемещены в другой блок, а исходный блок должен быть затерт. При каждом стирании блока цикл накапливания ошибки запускается заново.

Для устройства SLC определено 100 000 циклов программирования/стирания. Кроме того, можно увеличить время хранения данных, которые этого требуют, за счет ограничения циклов программирования/стирания в блоке. Таким образом, в блоках, к которым обращаются редко, будет осуществляться долгое хранение, а блоках с частым обращением - более короткое.

Важно использовать выравнивание износа, которое гарантирует, что данные будут записываться одновременно во все хорошие блоки вместо того, чтобы постоянно записываться в один и тот же блок. Выравнивание износа обеспечивает дополнительные преимущества в SLC устройствах, где блоки могут поддерживать до 100000 циклов программирования/стирания, и является крайне необходимым в MLC устройствах, где блоки могут обычно поддерживать меньше, чем 10 000 циклов.

Если бы блок должен был быть стерт и перепрограммирован каждую минуту, лимит в 10000 был бы превышен уже через 7 дней (60 x 24 x 7 = 10 080 циклов). Рассмотрим MLC устройство на 8 Гбит, которое содержит 4 096 независимых блоков. Используя предыдущий пример и распределение циклов по всем 4 096 блокам, каждый блок был бы запрограммирован меньше чем три раза (против 10800 циклов, в случае записи в один и тот же блок). Если бы выравнивание износа обеспечивалось на 4,096-блочных устройствах каждую минуту каждого дня, то потребовалось бы 77 лет, чтобы достигнуть указанного предела цикла программирования/стирания для данного устройства.

Сбойные блоки
 

Поскольку устройство флэш-памяти NAND было разработано как дешевое твердотельное запоминающее устройство большой емкости, то в стандартах Института инженеров по электронике и радиотехнике (IEEE) была сделана поправка на существование сбойных блоков. Допущение существования сбойных блоков увеличивает эффективную доходность микросхемы и помогает понизить стоимость. Существование сбойных блоков не влияет на хорошие блоки, потому что каждый сбойный блок независим и индивидуально изолируется от разрядных линий при помощи транзисторов выбора блоков.

Однако, таблица сбойных блоков должна поддерживаться данной системой, чтобы иметь возможность идентифицировать области устройства, непригодные для использования. Во время производственного тестирования и отбора производители отмечают сбойные блоки посредством записи 00h в определенном байте для каждой страницы. Эти сбойные блоки выявляются в ходе развернутого тестирования образца при экстремальных значениях напряжения и температуры. В совершенно новом устройстве любой блок, из которого хотя бы один раз не смогли считать шаблон (FFh), считается плохим.

Наличие сбойных блоков может быть следствием многих других проблем, включая отказ декодера, сбои в строке выбора слова и ячейках памяти.

Подробности Программирования устройства
 

Цель данного тестирования состояла в том, чтобы охарактеризовать устройства флэш-памяти NAND SLC на 2 Гбита с точки зрения их устойчивости к различным неблагоприятным факторам. Протестированные устройства были Микроном MT29F08AACWPET. Все перепрограммирования и тестирования были проведены в Semiconductor Solutions, Inc. в Искрах, Невада [Semiconductor Solutions, Inc.]

Тестирование было разделено на три основных области:

  1. Характеристика переменного/постоянного тока
  2. Сбойный блок и характеристика циклов программирования/стирания
  3. Агрессивное тестирование

Программы 1 и 2, упомянутые ниже, показывают результаты параметрического тестирования постоянного/переменного тока.

Программа 1

a.Ток последовательного чтения[ICC1] {trc=30ns; CE#=VIL; IOUT=0ma}
b.Ток программирования[ICC2]
c.Ток стирания[ICC3]
d.Ток в выключенном состоянии (TTL)[ISB1] {CE#=VIH; WP# = 0V / VCC}
e.Резервный ток (CMOS)[ISB2] {CE#=VCC - 0.2V; WP# = 0V / VCC}
f.Ток входной утечки[ILI] {VIN = 0V to VCC}
g.Ток выходной утечки[МОТ] {VOUT = 0V к VCC}
h.Входное высокое напряжение[VIH] {ВВОД-ВЫВОД [7:0], CE#, CLE, ALE, WE#, RE#, WP#, R/B#}
i.Входное низкое напряжение[VIL] {все вводы}
j.Выходное высокое напряжение[VOH] {IOH =-100ua}
k.Выходное низкое напряжение[VOL] {IOL = +100ua}
l.Выходной низкий ток[IOL (R/B#)] {VOL = 0.1V}

Программа 2 Характеристики AC (команда, данные и ввод адреса)

a.ALE для старта данных[tADL]
b.Время задержки ALE[tALH]
c.Время установки ALE[tALS]
d.Время задержки CE#[tCH]
e.ремя задержки CLE[tCLH]
f.Время установки CLE[tCLS]
g.Время установки CE#[TC]
h.Время задержки данных[tDH]
i.Время устанки данных[tDS]
j.Время цикла записи[tWC]
k.WE# импульсная ширинаtWH]
l.WE# импульсная ширина[tWP]
m.WP# время установки[tWW]

Каждый Micron изначально имеет сбойные блоки. В спецификации Microna заявлено, что у каждого Flash будет минимум 2008 хороших блоков из всех 2048 доступных. Сбойный блок определяется как блок, который содержит 1 или более плохих битов. Для корректного использования флеш-памяти NAND в нормальном режиме Micron требует, чтобы использовалось программное обеспечение управления сбойными блоками.

В ходе данного эксперимента нужно было точно определить сбойные блоки и протестировать их. По существу сбойный блок дает возможность увидеть, может ли та или иная сбойная ячейка еще больше разрушится. Сбойная ячейка может также вести себя как “дефектный сегмент,” тем самым увеличивая вероятность выхода из строя хороших соседних ячеек. Выявить способность сбойной ячейки выводить из строя соседние ячейки и являлось целью данного теста.

Сбойный блок, по крайней мере, имеет один плохой бит, и много битов, которые все еще считают хорошими (даже если они исключены из нормального функционирования из-за их совместного, с выявленным плохим битом, использования логического адресного пространства). Причина, по которой бит перестал нормально функционировать, неизвестна. Это может быть какой-либо дефект, затрагивающий данную конкретную ячейку, или более глобальный дефект, который распространяется и на соседние ячейки тоже. Такие дефектные ячейки могут более чутко реагировать на различные «раздражающие» факторы.

Основная гипотеза данного эксперимента заключается в том, что сбойные блоки будут иметь больше различного рода проблем, чем блоки, изначально заявленные как хорошие.

Далее следует описание последовательности тестирования сбойного блока.

Программа 3 - Создание таблицы сбойных блоков

a.Определить сбойные блоки
b.Считать запасной адрес на первых двух страницах каждого блока
c.Выполнить a и b это до выполнения любой операции программирования или стирания.
d.Записать все адреса, которые содержат данные, отличные от FFh в Таблицу сбойных блоков

Как только таблица сбойных блоков будет сгенерирована для новых неиспользованных микросхем, показатели стирания/программирования должны быть оценены. Это делается при помощи программ 4 и 5, рассмотренных ниже.

Программа 4-программирование/стирание/чтение-AAh

a.Запрограммировать AAh во все ячейки памяти
b.Записать время выполнения программирования для каждой страницы
c.Считать все ячейки памяти
d.Записать продолжительность чтения для каждой страницы
e.Определить расположение адреса для каждой обнаруженной ошибки
f.Очистить все ячейки памяти
g.Записать время выполнения стирания для каждого блока
h.Повторите шаги от (a) до (g) более 10 раз

Программа 5-программирование/стирание/чтение-55h

a.Запрограммировать 55h во всем ячейки памяти
b.Записать время выполнения программирования для каждой страницы
c.Считать все ячейки памяти
d.Записать продолжительность чтения для каждой страницы
e.Определить расположение адреса для каждой обнаруженной ошибки
f.Очистить все ячейки памяти
g.Записать временя выполнения стирания для каждого блока
h.Повторить шаги от (a) до (g) более 10 раз

Имеется три, специально написанные для этого случая, программы оценки качества данного тестирования. Первая из этих программ должна была сравнить сбойные блоки с хорошими. В ходе теста были выполнены операции по перепрограммированию и стиранию хороших и сбойных блоков. Последовательность выполнения этих операций представлена ниже.

Программа 6 Тест сравнения хороших и плохих блоков

a.Выполнить 1000 операций стирания в каждом сбойном блоке из Таблицы Сбойных блоков сгенерированной в Программе 3; после каждого ‘блочного стирания,’ выполнить операцию чтения состояния
b.Выполнить 1000 операций стирания в известных хороших блоках (не включенных в Таблицу Сбойных блоков); после каждого ‘блочного стирания,’ выполнить операцию чтения состояния
c.Выполнить 1000 операций программирования страницы в каждой странице каждого сбойного блока из Таблицы Сбойных блоков; после каждого программирования страницы выполнить операцию чтения состояния
d.Выполнить 1000 операций программирования страницы на каждой странице хороших блоков (не включенных в Таблицу Сбойных блоков); после каждого программирования страницы выполнить операцию чтения состояния

Тестирование износостойкости включало в себя операции по программированию и чтению хороших и сбойных блоков. Этапы данного тестирования представлены в Программах 7 и 8.

Программа 7 Операции программирования

a.Используя АAh данные, выполнить операции ‘частичного программирования страницы’ на всех блоках (хороших или плохих), разделяя каждую страницу на 16 адресных столбцов
b.Выполнить ‘чтение состояния’ после каждой операции ‘частичного программирования страницы
c.Определить адрес каждой обнаруженной ошибки
d.Используя 55h данные, выполнить операции ‘частичного программирования страницы’ на всех блоках (хороших или плохих), разделяя каждую страницу на 16 адресных столбцов!
e.Выполнить ‘чтение состояния’ после каждой операции ‘частичного программирования страницы
f.Определить адрес каждой обнаруженной ошибки
g.Затереть все блоки

Программа 8 Операции чтения

a.Выполняется на хороших блоках и на известных сбойных блоках
b.Выполнить операцию стирания для всего устройства
c.Выполнить 50 k, 100 k, 500 k, 1m операций ’чтения страницы’ на отдельно взятой странице
d.Определить адрес каждой обнаруженной ошибки
e.Выполнить операцию стирания для всего устройства

Результаты эксперимента
 

Тестирование Сбойного блока: До тестирования Микрона на 2 Гб были проанализированы имеющиеся данные по Микрону на 4Гбита [Heidecker]. Для 4-х Гб и 2-х Гб устройств используется одна и та же спецификация, так как применяется одна и та же технология производства. По сравнению с устройством на 2Гб устройство на 4 Гбит имело больший объем выборки (128 4 Гб устройств против 12 2 Гб).

Приблизительно у 14 % устройств на 4 Гб отсутствовали сбойные блоки, и у 25 % устройств на 2 Гб (т.е. 3 из 12). Устройства на 2 Гб имели более высокий процент (почти в 2 раза) сбойных блоков по сравнению с большими 4 Гб устройствами.

С точки зрения количества дефектов можно было бы ожидать противоположный результат. Размер устройства на 4 Гб примерно вдвое превышает размер 2 Гб устройства, и, следовательно, ожидалось 30%-40% уменьшение количества хороших матриц. Такой результат следует из формулы Мерфи [Stapper] Y=e-AD, где A - площадь устройства, и D – плотность дефектов. На диаграмме 9 показаны данные для устройств на 4 Гб и на рисунке 10 для 2 Гб устройств. 14 % устройств на 4 Гб не имеют никаких сбойных блоков. Размер блока на этих устройствах составляет 64 страницы или 128 K + 4 K байтов. У устройства на 4 Гб имеется 4096 блоков. Один сбойный блок представляет приблизительно 0.02 % матрицы. В общей сложности было протестировано 128 устройств на 4 Гб.

Рисунок 9. Изначальное Число сбойных блоков для 4G NAND

Рисунок 10. Изначальное Число Сбойных блоков для 2G NAND

Диаграмма 9 показывает, что наличие одного сбойного блока является наиболее часто встречающейся категорией. Этот результат не повторяется в устройствах на 2 Гб, которые показаны на диаграмме 10. Устройство на 2 Гб имеет две наиболее встреыающиеся категории: устройства, не имеющие сбойных блоков или имеющие три сбойных блока. График, который характеризовал бы показатели 4 Гб устройств, представлял бы собой либо неравномерное распределение Гаусса, либо логарифмическое (нормальное) распределение. Принимая во внимание разбросанный характер данных (диаграмма 10), никаких практических выводов не может быть сделано.

Поскольку устройства на 2 Гб предназначались для следующего теста, информация, касающаяся сбойных блоков, была проверена дважды. В ходе этого тестирования было установлено, что ни одно из этих 12 устройств не имело того же самого расположения сбойных блоков, которое было бы указано в их начальной таблице сбойных блоков (Таблица 2).

Таблица 2. Начальная Таблица Сбойных блоков

В более низких логических адресах располагается больше сбойных блоков, чем в более высоких. Диаграмма 11 иллюстрирует распределение сбойных блоков в зависимости от логического адреса. Самые маленькие логические адреса (0-500) имеют самое большое количество сбойных блоков. Остальные логические адреса имеют более или менее однородное распределение.

Таблица 2. Начальная Таблица Сбойных блоков

Недостатки таблицы сбойных блоков носили постоянный, повторяющийся характер и поставили весь план эксперимента под угрозу. Основная гипотеза, которую требовалось доказать или опровергнуть, базировалась на условии, что сбойный блок должен постоянно содержать одну и ту же ошибку. Обнаружение такой ошибки увеличивало вероятность возникновения какого-либо сбоя в соседних областях. Теперь же под вопросом оказалось качество матрицы в целом. Для оценки качества матрицы были разработаны и реализованы следующие тесты. Их целью было оценить эксплуатационные качества тестируемых устройств на предмет качества запоминания (хранения) данных. Устройства были протестированы в двух логических состояниях.

Тестирование хранения данных: Последовательность данного теста приведена ниже; результаты показаны в Таблице 3:

  1. Блочное стирание и чтение матрицы
  2. Нахождение при температуре 150°C в течение 48 часов
  3. Чтение матрицы с целью обнаружения ошибок
  4. Прописывание нулей во все страницы и чтение матрицы
  5. Нахождение при температуре 150°C в течение 48 часов
  6. Чтение матрицы с целью обнаружения ошибок

Таблица 3. Тест на сбойные блоки и качество запоминания 2-G NAND Flash

Таблицу 3 следует читать слева направо с точки зрения последовательности времени возникновения событий. Термин "новый" означает, что обнаружен новый логического сбоя. Термин "тот же самый" означает, что обнаруженный ранее сбой остается при следующей операции чтения. Из данных в Таблице 3 можно сделать следующие важные выводы:

  1. Начальная информация о сбойном блоке никогда не повторяется после первого стирания и нагревания.
  2. Начальное количество сбойных блоков не связано с числом накопленных ошибок и рассматривается как функция увеличения времени при заданной температуре.
  3. У 33 % выборки были отмечен эффект накапливания, в то время как остающиеся 66 % этот эффект отсутствовал.
  4. Эти данные не соответствуют требованиям пригодности и надежности Микрона для устройства на 2 Гб [Микрон Q&R]. Результаты, заявленные Микроном, показывают 0 отказов на 237 образцов, находящихся при 150°C в течение 1008 часов. Микрон заявляет, что данный уровень FIT (failures in time – количество сбоев за время) соответствует 24 FITS при 50°C. Отказ в работе в 33% случаев в течение 192 часов тестирования, проведенного в ходе данного исследования, соответствует 2621 FIT при 50°C. Это 100X больший уровень FIT, чем заявленный в документации Микрона.
  5. Данные отказы в работе памяти являются критичными.
  6. Рисунок 12 показывает увеличение числа отказов сбойного блока в зависимости от увеличения времени нагревания. Количество сбойных блоков продолжает возрастать с увеличением времени нахождения при повышенной температуре.

Рисунок 12. Общее количество Сбойных блоков в зависимости от времени нагрева.

В связи с результатами, полученными в ходе эксперимента, все устройства на 2 Гб можно считать ненадежными. Никаких физических дефектов, способных вызвать отказы памяти в данных устройствах, выявлено не было. Единственным возможным предложением, объясняющим полученные результаты, является то, что производитель либо вообще не проводил тест на нагрев устройств, либо тест проводился при очень маленькой выборке. Устройства были подвергнуты продолжительному электрическому тестированию, с целью получения их полных электрических характеристик, которое квантового напряжения . Данное тестирование было выполнено на всех устройствах с целью более всестороннего понимания полученных результатов.

!Тестирование квантового напряжения: тестирование квантового напряжения представляет собой комбинацию программирования и стирания, следующую за чтением. Это тестирование выполняется при чередовании высоких и низких напряжений, а также при комнатной и высокой температуре. Этапы проведенного тестирования представлены в Таблице 4. Это тестирование выполнялась при 25°C и 90°C.

Таблица 4. !!!Угловая Тестовая Матрица напряжения!!!

И устройство 3, и устройство 10 каждое имело области с одним неисправным битом, читаемом как ноль при тестировании на всех напряжениях. Отказы отмечались и при 25°C и при 90°C. Все другие устройства прошли тестирование успешно. Местонахождение сбоивших битов были теми же самыми, в которых отмечались отказы и в ходе ранее обсуждаемых экспериментов. В этих сбойных областях всегда читается «1». Это означает, что команда стирания не полностью удаляет весь заряд на плавающем затворе сбойных ячеек.

Рассматриваемое тестирование состояло из программирования и чтения. Ошибки программирования возникали, когда один или более битов, не предназначенных для программирования, изменяли свое значение из “1” в “0” в процессе программирования. Увеличение числа операций программирования части страницы, как было показано, провоцировало данные ошибки [Приложение Flash Микрона]. Ошибки, возникшие во время программирования, можно обнаружить на программируемых страницах, или на других страницах в пределах того же самого блока.

Ошибки в процессе чтения возникали, когда один или более битов во время чтения был изменен из “1” в “0”. Данные ошибки имели место в пределах читаемого блока, однако не на конкретно читаемой странице, а на кокой-либо другой странице или страницах. Увеличение количества операций чтения может повысить вероятность этих ошибок. Как предусматривалось программой 8, операциями чтения страницы были 50 K, 100 K, 500 K, и 1M операций на отдельную страницу.

Никаких нарушений, касающихся операций программирования и чтения, проводимых в ходе данного тестирования, обнаружено не было.

Заключение
 

Данное тестирование проводилось с целью выявления ошибок в устройствах Flash NAND на 2 Гб. Никаких ошибок выявлено не было. Однако, устройства показали непоследовательное поведение памяти и сбойных блоков. Данное непоследовательное поведение, возможно, могло неблагоприятно отразиться на надежности этих устройств. Рекомендуется, чтобы все устройства флэш-памяти COTS, предназначенные для миссий НАСА, были индивидуально протестированны и охарактеризованы прежде, чем быть принятыми для использования.

Ссылки
 

  • Sheldon, D., “Integrated Qualification Strategies for FPGAs,” Microelectronics Reliability and Quality Workshop, MRQW 2005, December 2005.
  • Cooke, J., “Flash Memory Technology Direction,” Micron Applications Engineering Document, May 2007.
  • Heidecker, J., Internal JPL e-mail, September 2007.
  • IEEE 10005-1998, “IEEE Standard Definitions and Characterization of Floating Gate Semiconductor Arrays,” June 1998.
  • Irom, F., and Nguyen, D., “Single Event Effect Characterization of High Density Commercial NAND and NOR Nonvolatile Flash Memories,” Nuclear and Space Radiation Effects Conference, 2007.
  • Micron Flash Application TN-29-17, “Design and Use Considerations for NAND Flash Memory,” Rev. A, August 2006.
  • Micron Q&R, “Micron Internal Qualification and Reliability Report NAND Flash 2Gb 256 Meg x 8, 3.3V,” M49A BOI, Rev. B, May 2006.
  • Semiconductor Solutions, Inc., 2002, http://www.semiconductorsolutions.com/
  • Stapper, C.H., “On Murphy’s yield integral [IC Manufacture],” IEEE Transactions on Semiconductor Manufacturing, Vol. 4, Issue 4, November 1991.
  • Tanduo, P., Cola, L., Testa, S., Menchise, M, and Mervic, A., “Read Disturb in Flash Memories: Reliability Case,” Microelectronics and Reliability, Vol. 46, Issues 9–11, pp. 1439–1444, September–November 2006.
  • Yang, H., Kim, H., Park, S., Kim, J., Lee, S.-H., Choi, J.-K., Hwang, D., Kim, C., Park, M., Lee, K.-H., Park, Y.-K., Shin, J.K., and Kong, J.-T., “Reliability Issues and Models of sub- 90nm NAND Flash Memory Cells,” 8th International Conference on Solid-State and Integrated Circuit Technology, pp. 760–762, October 2006.

eng 
рус
на главную |  возможности |  наши цены |  наши дилеры |  новости |  информация |  карта сайта  © 2006-2016 BVG Group
e-mail: office@bvg-group.ru 
   Компания BVG Group - профессиональное восстановление данных с различных цифровых носителей.